gelöst TTL nach CMOS Problem bei 2MHz

spicer

Forum-Chef
Teammitglied
Administrator
Moderator
Landesflagge
Hallo Gemeinde
Was fehlt der Schaltung, damit der TTL Pegel auch bei 2MHz sauber umgesetzt wird?
Mit 50kHz läuft das Ganze sauber.
 

Anhänge

  • Screenshot at 2016-06-15 01:04:36.png
    Screenshot at 2016-06-15 01:04:36.png
    80,5 KB · Aufrufe: 24
  • uhr2MHz.asc
    3,1 KB · Aufrufe: 0
  • CD4000.lib
    62 KB · Aufrufe: 0
Rein informativ: Habe eine Lösung gefunden. Vllt weiss ja jemand noch eine sauberere Lösung :)
Funzt bis 4MHz
 

Anhänge

  • Screenshot at 2016-06-15 18:06:54.png
    Screenshot at 2016-06-15 18:06:54.png
    81,3 KB · Aufrufe: 26
  • uhr2MHz_2dioden.asc
    3,4 KB · Aufrufe: 3
Keine Ahnung - ich kenne mich mit Digi-Kram nicht aus, aber es sieht danach aus, als würdest Du ein Problem mit Miller-Effect und mit Basisströmen haben (wie bei jedem diskreten Invert.Ampl.). Die gängige Medizin dafür ist: Cascode und Massig Strom - Feedback hilft ebenfalls.

22k Source Impedance ist viel zu hoch - der schwache Strom, der da durch kommt, muss sich gegen die Miller-Kapazität durchsetzen. Ferner scheint der Transistor nicht gut gebiased zu sein.

In deinem Zweiten Entwurf versuchst Du dies zu lösen - mittels 2 Drop-Dioden und nem Spannungsteiler.

Ich kenne TTL überhaupt nicht und weiss auch nicht inwiefern BIAS bei der Konversion nach CMOS wichtig ist. Ich kann nur sagen, dass das ganze aus analoger sicht keinen sehr stabilen eindruck macht.

Bei deinem 2. Entwurf setzt Du die Kollektor-Impedanz auf 10k. Sicher dass der folgende IC einen Eingangswiderstand von 100k oder höher hat? (die 10 zu 1 Regel ist in der Analogen Welt in stein gemeißelt) - Die 10k, (bzw. der potentiell mögliche Strom) müssen sich nämlich ebenfalls wieder gegen die Eingangskapazität des ICs durchsetzen.

Parasitäre Kapazität=Schwierigkeiten mit HF-Dämpfung=laaaaaaaangsamer Transistor/IC - wenn man die Kapazität nicht beeinflussen kann, muss man die Source Impedanz gegen 0 drücken, wenn der Transistor/IC schnell bleiben soll.

Du könntest (um Feedback und BIAS zu verbinden, die Basis zu stabilisieren und den Miller Effekt zu senken) auch über Kollektor/Basis-Feedback-BIASing nachdenken - ein bischen Emitterdegeneration (50-100 Ohm) können ebenfalls nicht schaden - zumindest in -echten- Geräten. Bei der Simulation mag es egal sein, aber in der Echten Welt wäre der Transistor-Gain ausschließlich abhängig vom internen Emitterwiderstand - und dieser schwankt wie sau über die Temperatur/Voltage/Strom etc... - keine gute Idee, sich auf diesen zu verlassen.
 
Zuletzt bearbeitet:
Wow. Thx
das Ding läuft bis 4MHz.
CMOS bringt eh nur bis 5-7MHz.
Aber geil was Du schreibst.
Vllt kannst verbessern!
 
:)

Bedenke auch, dass Du gar nicht soviel Gain brauchst - 6-12dB (im für Dich interessanten Frequenzbereich) sind (wahrscheinlich) genug - alles andere kannst Du in Feedback(und/oder degeneration) investieren... ;)
 
Bei deinem 2. Entwurf setzt Du die Kollektor-Impedanz auf 10k. Sicher dass der folgende IC einen Eingangswiderstand von 100k
CMOS Bausteine haben eine extrem hohe Eingangsimpedanz.
Ich denke, die ist viel höher als 100k. Vllt täusche ich mich auch ^^
Vom Rest Deiner Ausführungen versteh ich fast nur Bahnhof.
Naja, die Analogen Typen können halt viel mehr als die Digitalen ;)
 
Probier mal so...:

attachment.php


Ich kenne mich mit Digitaltechnik überhaupt nicht aus - ich hab die Schaltung aus rein linear/analoger Sicht umgestellt. Müsste bis c.a. 30MHz laufen. Wie es in der Realität aussieht, kann ich nicht sagen, da ich noch nie bei solchen Frequenzen gearbeitet hab.

Ich denke, Du weisst, dass Du tierisch aufs Layout aufpassen musst, wenn Du sowas baust - auch die Spannungsversorgung -muss- sauber und einigermaßen kräftig sein.

Was hier echt wichtig ist: Du musst bei Deiner Spannungsquelle einen Quell-Widerstand angeben. Das kannst Du entweder im SetUp-Fenster für die Spannungsquelle tun ("Series Resistance") - oder Du fügst einen Seriellen Widerstand ein.

Quellen ohne seriellen Widerstand existieren nicht. Gepufferte Quellen rangieren meist zwischen einigen Ohm und einigen dutzend Ohm Quellwiderstand (=SOURCE-Impedance/Resistance). Bei Fet-Ausgängen ist die Source-Impedance/Resistance um und bei 1/gm. Bei Bipolaren Transistoren kann man vom internen Emitterwiderstand ausgehen.

Ich hab den Quellwiderstand jetzt nicht korrigiert, sondern einfach ein neuen eingefügt. Wenn die TTL-Quelle einen internen Widerstand von mindestens (sagen wir) 47 Ohm aufweist, könntest du auf die extra 100 Ohm Basiswiderstand verzichten. RF/EMI-Technisch bringt dies aber Nachteile. (sprich: es ist gar nicht so dumm, der Basis direkt einen kleinen Widerstand vorzuschalten - es kann EMI/RF dämpfen)

Was ebenfalls wichtig ist, ist folgendes:

Halte dir vor Augen, dass eine Quelle auch eine interne parasitäre Kapazität aufweist. Quellen ohne diese Eigenschaft(en) existieren nicht. Die "Parallel Capacitance" oder "Parasitic Capacitance" oder "Intrinsic Capacitance" muss man bei Deinen hohen Frequenzen schon berücksichtigen - genauso wie Streukapazität auf Deinem zukünftigen Board. Da kommen einige PicoFarad zusammen, und diese dürften dir einiges an HF klauen. Nur so am Rande...
 
Zuletzt bearbeitet:
Projektdateien zu vorigem Post (siehe Anhang)

Wow. Thx
das Ding läuft bis 4MHz.
CMOS bringt eh nur bis 5-7MHz.
Aber geil was Du schreibst.
Vllt kannst verbessern!

schau mal hier:

http://www.elektronik-kompendium.de/sites/dig/0205283.htm

Da steht:

"CMOS - größte Schaltfrequenz : 50MHz"

(TTL ist bei 40MHz spezifiziert)

Für Deine Anwendung ists wahrscheinlich wirklich egal, aber normalerweise gilt: Man sollte sich an die Spezifikationen halten - auch wenns nur ein einsamer Transistor ist - d.h. die Schaltung müsste normalerweise (wenn sie als universeller Converter gedacht ist) bis 50MHz sicher schalten können. Wenn man das erreichen möchte, muss man die effektive Source-Resistance erheblich drücken. 22 Ohm / 47 Ohm (...vielleicht) .
 
Zuletzt bearbeitet:
Deine Schaltung ist einfacher aufzubauen. Je weniger Teile, je besser.

Edit:
Noch was. Das mit den 5-7MHz hab ich vom Elektronik Lehrer.
Das bezieht sich auf die Geschwindigkeit der CMOS ICs, wie auch der 4020er
 
Genau:

Im englischsprachigen Electro-Universum fast jedem ein Begriff:

KISS-Principle
Keep It Safe & Simple

Eine der wichtigsten Regeln im Schaltungsdesign. Safe und Einfach halten. Je weniger, je besser, wenn die Funktion nicht beeinträchtigt wird.
 
Zuletzt bearbeitet:
CMOS Bausteine haben eine extrem hohe Eingangsimpedanz.
Ich denke, die ist viel höher als 100k. Vllt täusche ich mich auch ^^

Nein - Du täuscht Dich nicht. Die Eingangsimpedanz (impedanz ist frequenzabhängig!) ist tatsächlich bei CMOS sehr sehr hoch - in einigen Frequenzbereichen(!)

Durch die parasitäre Kapazität (kannst Du Dir wie parasitäre Kondensatoren von Gate nach Drain oder Source vorstellen) sinkt die Eingangsimpedanz zu hohen Frequenzen hin stark ab - das kann durchaus ziemlich dramatisch aussehen.

CMOS hat in dieser Hinsicht Nachteile gegenüber TTL. MOS-Bausteine weisen -generell- und -konstruktionsbedingt- wesentlich höhere Eingangskapazitäten ('Parasitics') auf als Bipolare Transistoren. Freilich ist das ein ziemlich generalisierendes Urteil - es haut aber meist hin.

Stell Dir ein einfaches R/C Filterglied vor:

Das C ist deine Eingangskapazität - das R ist die Ausgangsimpedanz Deines Converters.

Es gibt im Netz (z.B. bei sengpiel audio) Seiten, die das ausrechnen und direkt plotten.

Da kannst Du mal den Effekt ausprobieren. Nehmen wir an, dein CMOS weist Eingangskapazitäten von CGD=100pF und CGS=100pF auf (wäre sehr hoch, aber nicht unrealistisch). Jetzt kannst Du mal mit verschiedenen Widerständen die Filterfrequenz plotten lassen. Bei Deinen hohen Frequenzen werden schon Kilo-Ohms (an Source-Impedance) zum Problem.

Da bei Transistoren(also auch bei Deinem Converter) die Ausgangsimpedanz (=Source-Impedanz des Folgeglieds) ungefähr mit dem Kollektorwiderstand gleichzusetzen ist, wird vielleicht jetzt etwas deutlicher, warum ich genau diesen eher niederohmiger auslegen würde - selbst wenn darauf FET-Logic oder CMOS folgt. Wenn es mir mit dem Konverter wirklich Ernst wäre, würde ich sogar überlegen, den Ausgang mit einem zusätzlichen NPN + R zu puffern - das alles nur, um die Impedanz runterzubekommen, damit die Eingangskapazität der CMOS/FETs nicht mehr so sehr ins Gewicht fällt.

Ich hoffe jetzt ist das ganze etwas klarer...
 
Zuletzt bearbeitet:

Benutzer welche diesen Thread betrachten (Mitglieder: 0, Gäste: 1)

Wer hat diesen Thread gelesen

Zurück
Oben