J201 - N-Channel Silicon JFET

spicer

Administrator
Teammitglied
Administrator
Moderator
Landesflagge
J201 - N-Channel Silicon JFET

- NOT official

Versteckter Inhalt
Du musst dich bedanken oder auf diesen Beitrag antworten, um diesen Inhalt zu sehen (nur registrierte Benutzer).
 

Jh.Rivers

Fleissiges Mitglied
Member
Landesflagge
Dieses Model kann nicht stimmen wendet man es auf bereits vermessene J201-Typen an (ich weiß, ich weiß die Bauteiltoleranzen sind bei JFet's enorm)
dann paßt es halt schlicht und ergreifend einfach nicht.

Man muß Beta und Lambda ausrechnen, siehe revidierten Auszug LTSPCREF_mod-S155-S158.pdf aus Orcads PSPCREF.pdf seite 153-159 im Anhang (Zip-Datei).

Freundlichen Gruß,
Jailhouse Rivers
 

Anhänge

Jh.Rivers

Fleissiges Mitglied
Member
Landesflagge
JFET-Modellparameter Formelsammlung 08. April 2017

ß=IDSS/Vp²=gfsmax/2*Vp=gfsmax²/4 IDSS [A/V²] mit gfsmax=2*IDSS/Vp
mit gfsmax = max. Steilheit / Transkonduktanz @VGS=0

λ = 1/VA = 1/r0*ID(VGS) = 2*gDS/VP*gfs = 2/(Vp*gfmax*r0min) = 2/VP*µi [1/V]

mit VA = Early-Spannung u

r0 = rDS = |VA|/ID(VGS) = 1/λ*ID(VGS) => |VA|/IDSS
bzw. rDS ≥ |VA|/IDSS = 1/λ*IDSS

je größer |VA| bzw. je kleiner λ desto größer ist rDS = r0


gfsmax = 2 IDSS / |Vp|

Werteangaben für VA (= Early-Spannung u) in der Literatur:
30V bis 300V
20V bis 200V
typisch 100V für Ic
60V für 2N5484
 

Jh.Rivers

Fleissiges Mitglied
Member
Landesflagge
Ein möglicherweise besseres Modell für UDS=9vdc

.model J201_V1 NJF(Vto=-0.94 Beta=0.0008 Lambda=0.007
+ Rd=0.0001 Rs=0.0001 Is=1.3336e-12 Cgs=3.37419e-12
+ Cgd=3.53422e-12 Pb=2.58279 Fc=0.5 Kf=1e-20 Af=0.2 mfg=Fairchild)
 

Jh.Rivers

Fleissiges Mitglied
Member
Landesflagge
Ein möglicherweise besseres Modell für UDS=9vdc

.model J201_V1 NJF(Vto=-0.94 Beta=0.0008 Lambda=0.007
+ Rd=0.0001 Rs=0.0001 Is=1.3336e-12 Cgs=3.37419e-12
+ Cgd=3.53422e-12 Pb=2.58279 Fc=0.5 Kf=1e-20 Af=0.2 mfg=Fairchild)
UUUUuuuupppppssss!!!

In der Eile liegt Irrtum, das korrekt zuvor erwähnte Modell sollte heißen:

Versteckter Inhalt
Du musst dich bedanken oder auf diesen Beitrag antworten, um diesen Inhalt zu sehen (nur registrierte Benutzer).
Gruß,
Micha
 

Jh.Rivers

Fleissiges Mitglied
Member
Landesflagge
Wertes Forums-Mitglied Joe Hill,

vielen Dank für Deine interessanten Aussagen und Stellungnahmen zu diesem Thema.

1.) Falls Du Dich in irgendeiner Weise durch meine Beiträge angegriffen gefühlt haben solltest, mea culpa, war nicht meine Absicht.

2.) Der Zusammenhang - in diesem Fall bezogen auf den JFET - zwischen realem und simuliertem Verhalten ist leider nicht deckungsgleich, ebenso hat das ein Kollege unabhängig von mir in gleicher Weise ermittelt; auch wenn Mike Engelhardt und Du da anderer Meinung seid.

3.) Es kann und darf ja letztlich jeder meinen was er möchte, nicht wahr? Dieses nennt man Meinungsfreiheit (Art. 5 GG der BRD, wie man das in der Schweiz handhabt weiß ich nicht da dieses ja eine schweizer Seite ist) und Toleranz.

4.) Also, da ich weder Zeit noch Lust habe, oder Muße verspüre, mich mit diesem Thema wieder / - oder eben - auch noch weiter auseinanderzusetzen - weil für mich erledigt und abgehakt, verbleiben wir - zwecks Vermeidung weiterer Diskussionen - daß Du in Deinen drei Antworten auf meine Beiträge in allen Punkten Recht hast, und ich meine Ruhe; gut so? Alles gut?

5.) Kann mich da täuschen, und es ist mit schriftlichen Meinungsäußerungen ja teilweise auch nicht immer ganz einfach, aber irgendwie meine ich, da ich Deinen Antworten doch eine gewisse Aggressivität herauslesen zu können.

6.) Resümee’: Also, ganz einfach, besorge Dir doch einen realen JFET-Transistor, vielleicht einen J201 von Fairchild, dazu gibt es auch einen Parametersatz auf der Homepage , der zwar nicht stimmt und den man eben - messtechnisch ermittelt! – vorher anpassen muß (auch wenn das Zitat: “ein (für mich) minderwertiges Stück Silizium ist“), dann machst Du eine Simulationsrechnung, mit welchem Programm auch immer, und dann schaue Dir die Ergebnisse an. Entgegen der Aussage eines gewissen Mike Engelhardt muß ich leider in Abrede stellen - zumindest bezogen auf JFET’s – „that I can rely on the simulated results with LTspice.“

7.) Für mich persönlich ist dann diese Debatte damit definitiv ein für alle mal beendet, soll heißen, bin an keinen weiteren Stellungnahmen interessiert und werde die dann auch nicht beantworten, okay?

P.S. Diese Antwort findest Du dann zu allen Deiner drei Stellungnahmen, okay?
 
Zuletzt bearbeitet:

Benutzer welche diesen Thread betrachten (Mitglieder: 0, Gäste: 1)

Benutzer welche auf diesen Thread geantwortet haben: 1 Sehe alle

Oben