Nachbau eines HF Tastkopfs nach Bob Pease
Warum ein hochohmiger Tastkopf mit wenig Eingangskapazität?
Um die Resonanzfrequenz von Parallelschwingkreisen zu messen, muss man die Spannung über dem Schwingkreis möglichst hochohmig messen, da ein Parallelwiderstand die Güte verändert und eine Parallelkapazität die Resonanfrequenz beeinflusst. Bei hohen Frequenzen ist vor allem die Eingangskapazität entscheidend. Eine 10:1 Oszilloskopsonde mit Eingangskapazität hat bei 10MHz eine Eingangsimpedanz von ungefähr kapazitiv. Um also genaue Messungen machen zu können, sind aktive Sonden mit Eingangskapazitäten von kleiner 5pF üblich. Je kleiner die Eingangskapazität ist, umso teurer sind die aktiven Sonden.Auf der Suche nach Schaltungen die sich für den Selbstbau eignen, bin ich auf den Schaltungsvorschlag von Bob Pease gestossen. Siehe die Einleitung von mir in diesem Beitrag:
Diese Schaltung ist schon seit Jahrzehnten quasi der Standard für Selbstbau HF-Tastköpfe. Allerdings sind die von Bob verwendeten Transistoren zum Teil nicht mehr erhältlich. Trotzdem habe ich mich an den Nachbau gewagt. Parallel habe ich die Schaltung auch in LTspice simuliert um die Einflüsse und Grenzen besser zu verstehen.
Aufbau
Aufgrund der hohen Frequenzen habe ich mich für den "Dead Bug" Aufbau entschieden
Simulation
Der Download Link für das LTspice Schema Bob_Pease.asc ist unten zu finden.Wie leistungsfähig die Schaltung ist, lässt sich am besten anhand des Frequenzganges entscheiden. Für die Frequenzgangmessung eignet sich die S21 Messung mit einem VNA (Vector Network Analyzer). Ich habe einen LiteVNA 64 zur Verfügung.
Bei der Messung von S21 muss man beachten, dass sowohl der Ausgang des VNA wie auch der Eingang mit [imath]50\Omega[/imath] abgeschlossen ist. Für den hochohmigen Eingamg des HF-Tastkopfs spielen die [imath]50\Omega[/imath] der Quelle (fast) keine Rolle. Der Ausgang des Tastkopfes wird aber mit [imath]50\Omega[/imath] stark belastet. Die Ausgangsimpedanz einer Kollektorschaltung (Emitterfolger) ist ca. [imath]26\Omega[/imath] je nach Strom und Temperatur. Es bildet sich also ein Spannungsteiler. Misst man die Verstärkung hochohmig, ist sie fast 1. mit der [imath]50\Omega[/imath] Belastung wird sie aber kleiner sein. Genau dies soll die Simulation zeigen.
Wie man eine S21 - Simulation aufsetzt ist als Beispiel in LTspice zu finden (C:\Users\...\AppData\Local\LTspice\examples\Educational\S-param.asc). Der Befehl .net I(R7) V3 erzeugt die S-Paramter. Und mit ->"Add Traces to Plot" können sie einem Plot hinzugefügt werden.
Die S21 Messung mit dem VNA misst die Verstärkung um 6dB zu tief.
Da der VNA intern von einer [imath]50\Omega[/imath]-Last ausgeht, die Quellspannung im Leerlauf aber doppelt so hoch ist wie bei Last, entsteht ein systematischer Messfehler im S21.
Korrekturfaktor [dB] = [imath]20 \cdot \log_{10} \left( \frac{Z_{in} + 50}{2 \cdot Z_{in}} \right)[/imath]
Für [imath]Z_{in} \gg 50\ \Omega[/imath] resultiert ein Offset von ca. -6 dB. Ein gemessener Wert von +6 dB entspricht somit einer realen Spannungsverstärkung ([imath]v_u[/imath]) von 0 dB (Faktor 1).
Um also die Grenzfrequenz aus dem Plot herauszulesen, muss man 3dB unter der Verstärkung bei tieferen Frequenzen messen.
[math]\text{-3dB Punkt} = \text{Grenzfrequenz} = vu_{1Mhz} + 6dB - 3dB = 4.6dB - 3dB = 1.6dB[/math]
Die so ermittelte Grenzfrequenz lag bei knapp 84MHz.
Messung mit dem LiteVNA 64
Um S21 mit dem VNA richtig zu messen, muss man den SOLT (Short/Open/Load/Through) im interessierenden Frequenzbereich (ca. 1 bis 100MHz) wie folgt machen:- Port 1: Kein Kabel anschliessen
- Port 2: Ein Messkabel anschliessen
- Dann Short/Open/Load an Port 1 anschliessen
- Messkabel zwischen Port2 und Port1 für Through
Die Messung der Grenzfrequenz mit dem LiteVNA 64 ergab knapp 28MHz.
Einfluss der parasitären Kapazitäten
Die Kapazitäten der Transistoren sind im LTspice Modell mitberücksichtigt.Der "Dead Bug" Aufbau hat Vorteile bezl. Abstrahlung und Störbeeinflussung, da auf der anderen Seite eine vollflächige GND Lage ist. Der Nachteil ist aber, dass jede "Insel" eine Kapazität gegen GND hat. Und auch zwischen den "Inseln" bilden sich Kapazitäten. Diese sind in der LTspice Simulation nicht berücksichtigt. Ich habe eine Simulation aufgesetzt, die mit 4 solcher parasitären Kapazitäten ein Worst-Case-Szenario durchrechnet.
Eine Abschätzung der parasitären Kapazität mit der Formel für Plattenkapazitäten ergibt für ein 2.5 x 2.5mm grosse "Insel" folgenden Wert:
[math]C = \frac{\epsilon_0 \cdot \epsilon_r \cdot A}{D}[/math][imath]A- Fläche[/imath]
[imath]\epsilon_0 = 8.854 \cdot 10^{-12} \text{ elektrische Feldkonstante}[/imath]
[imath]\epsilon_r \text{ Permittivität 4.7}[/imath]
[imath]D \text{ Dicke der Leiterplatte, 1.6mm}[/imath]
Um die Randeffekte mitzuberücksichtigen gibt es die Methode, die Seitenflächen der "Insel" zur Fläche dazuzurechnen.
[math]A = l \cdot b + 2 \cdot l \cdot h + 2 \cdot b \cdot h[/math][imath]A \text{ Fläche}[/imath]
[imath]l \text{ Länge der "Insel"}[/imath]
[imath]b \text{ Breite der "Insel"}[/imath]
[imath]h \text{ Kupferdicke} 35 \mu[/imath]
Für eine 2.5 x 2.5mm "Insel" ergibt sich damit eine Kapazität von 0.172pF, also relativ wenig.
Ich habe bei jedem Knoten eine Streukapazität von 2pF +/-1.5pF = 0.5 bis 3.5pF angenommen, was viel zu viel ist gegenüber der Rechnung. Der Frequenzgang verschlechtert sich aber lediglich von 84MHz auf 53MHz, aber nicht auf 28MHz.
Hat jemand eine Idee, warum der Frequenzgang soviel schlechter ist als simuliert?
Siehe auch meinen Blogbeitrag hier: Levolta Blogbeitrag
