Simulation von JFET's

[Jh.Rivers]

Hallo nochmals an alle,

nachdem ich mal wieder etwas Zeit gehabt habe, mich mit Elektronik zu beschäftigen - anstatt mich mit unsinnigen Arbeiten auseinandersetzen zu müssen - habe ich mir noch mal kurz den JFet in der Simulation mit LTspice vorgenommen.

Fazit:
JFET's können a.G. des implementierten Shichman-Hodges Modells mit LTspice nicht vernünftig simuliert/gerechnet werden, (was man von Herstellern herunterladen kann, sind keine Modelle, sondern die Parametersätze für die Modelle!!!), außer im linearen Bereich der Idss=f(uds)-Kennlinie, d.h. 0<=Uds<=Ugs-Up gilt.
Die so ermittelte Kennlinie weist nach dem ohmschen (linearen) Bereich im Stromquellenbereich oder auch Sättigungsbereich, es gilt 0<=Ugs-Up<=Uds, einen scharfen Knick mit einer im Sättigungsbereich linear ansteigenden Geraden auf, den reale FET's nicht haben. D.h. der Übergang vom ohmschen zum Stromquellen-/Sättigungsbereich erfolgt genau dann, wenn zwischen Gate und Drain der Spannungswert von Up auftritt, Ugd = Up. Totaler Murks bei der Simulation.
Der für die im Anhang beigefügte asc-Datei verwendete Parametersatz wurde bei Fairchild/On-Semiconductor heruntergeladen und durch die Werte eines ausgemessenen, real existierenden JFET's optimiert bzw. angepaßt. Die Unterschiede sind eklatant. Das zum Vergleich vorgesehene PDF für den Anhang ließ sich leider nicht hochladen.

Freundlichen Gruß,
Michael Hentschel

 

[spicer]

Diese Aussagen sind demotivierend. Vorallem wenn LT so arrogant vorbei kommt wie bei Dir vor n paar Wochen.
Ich hoffe, dass Du uns/mir trotzdem treu bleibst.....*
Hast mein Winter-Design gesehn?

* Ich hab lediglich die Erlaubnis, das LT-Emblem zu gebrauchen.

PS2: Mach doch n Thread, welcher beschreibt, dass die Simulation mit diesen Transistoren in der Simulation nicht richtig funzt.

 

[Jh.Rivers]

Ja Daniel, das habe ich natürlich gesehen.

Stehe allerdings nicht mehr besonders auf Winter, Schnee und das zum totalen Kommerz verkommene Weihnachtsfest.

Versuche gerade zusammen mit einem Kollegen aus München jemanden zu finden
der sich besser mit JFET's auskennt als wir, der sich dieser Problematik einmal annimmt und den wir mal auf dieses scheinbar völlig unbekannte Prroblem ansetzen können. Wollte noch zum besseren Verständnis und zum Vergleich ein PDF mit einer auf Millimeterpapier aufgenommenen Kurve eines realen FET's hochladen, Dein Server wollte das aber aus mir nicht bekannten Gründen nicht.

Gruß,
Michael

 

[spicer]

Grösse des pdf? Virus wirds wohl nicht haben....

 

[Jh.Rivers]

1,9mb

 

[Jh.Rivers]

Hier dann die Kennlinie eines realen JFET-Transistors als JPG.
Dieses Kennlinienbild wurde mit freundlicher Genhmigung von
Diplomphysiker Roland Kastl aus München zur Verfügung gestellt.

 

[Jh.Rivers]

Und hier dann die Kennlinie aus der LTspice Simulation mit dem angepaßten Parameterdatensatz eines ausgemessenen realen J201-NJFET-Transistors als JPG.

 

[spicer]

Komisch. Es sollten pdf bis 50MB möglich sein. Wenn der Typ PDF heisst, kannst mal mit pdf versuchen?
Sonst sende mir diese mal. Ich versuche dann, ob ich es uploaden kann.

 

[Jh.Rivers]

Diese Aussagen sind demotivierend. Vor allem wenn LT so arrogant vorbei kommt wie bei Dir vor n paar Wochen.
Ich hoffe, dass Du uns/mir trotzdem treu bleibst.....*

Na ja Daniel,
natürlich bleibe ich Dir und Deiner Seite treu, bin zwar auch bei der Yahoo-Gruppe angemeldet, allerdings schreibe ich da so gut wie gar nichts. Meine, es sollte auch eine deutschsprachige Seite geben, und nicht immer alles nur angelsächsisch.
Mir geht deren teilweise arrogante Art eh auf die Nerven.

Ich hoffe ich kann mit meinem bescheidenen Wissen das eine oder andere mal etwas zur Seite beitragen, ohne daß - wie schon so oft bei anderen Internetforen erlebt - all die befähigten, genialen "Chefentwickler" mit ihrem gigantischen Wissen und Können über einen herfallen.

Und was das "demotivierend" angeht, so leid es mir nun mal tut, aber Tatsachen sind eben Tatsachen, vergleiche mal die beiden Bilder im Bereich von Uds = 4 - 40V.

Freundlichen Gruß,
Micha

 

[Jh.Rivers]

PS2: Mach doch n Thread, welcher beschreibt, dass die Simulation mit diesen Transistoren in der Simulation nicht richtig funzt.

Wieso, ist doch ein Thread hier oder nicht? Tut mir leid, bin nun mal kein Tastatur-, Internetforum-, Computer- und Schreibexperte

Schau mal etwas weiter oben in einem meiner Beiträge, da steht's doch im Prinzip, meine ich.
Gruß,
Micha

 

[spicer]

Ach ja. Ok. Sorry

 

[Jh.Rivers]

Wertes Forums-Mitglied LTj,

vielen Dank für Deine interessanten Aussagen und Stellungnahmen zu diesem Thema.

1.) Falls Du Dich in irgendeiner Weise durch meine Beiträge angegriffen gefühlt haben solltest, mea culpa, war nicht meine Absicht.

2.) Der Zusammenhang - in diesem Fall bezogen auf den JFET - zwischen realem und simuliertem Verhalten ist leider nicht deckungsgleich, ebenso hat das ein Kollege unabhängig von mir in gleicher Weise ermittelt; auch wenn Mike Engelhardt und Du da anderer Meinung seid.

3.) Es kann und darf ja letztlich jeder meinen was er möchte, nicht wahr? Dieses nennt man Meinungsfreiheit (Art. 5 GG der BRD, wie man das in der Schweiz handhabt weiß ich nicht, da dieses ja eine schweizer Seite ist) und Toleranz.

4.) Also, da ich weder Zeit noch Lust habe, oder Muße verspüre, mich mit diesem Thema wieder / - oder eben - auch noch weiter auseinanderzusetzen - weil für mich erledigt und abgehakt, verbleiben wir - zwecks Vermeidung weiterer Diskussionen - daß Du in Deinen drei Antworten auf meine Beiträge in allen Punkten Recht hast, und ich meine Ruhe; gut so? Alles gut?

5.) Kann mich da täuschen, und es ist mit schriftlichen Meinungsäußerungen ja teilweise auch nicht immer ganz einfach, aber irgendwie meine ich, da ich Deinen Antworten doch eine gewisse Aggressivität herauslesen zu können.

6.) Resümee’: Also, ganz einfach, besorge Dir doch einen realen JFET-Transistor, vielleicht einen J201 von Fairchild, dazu gibt es auch einen Parametersatz auf der Homepage , der zwar nicht stimmt und den man eben - messtechnisch ermittelt! – vorher anpassen muß (auch wenn das Zitat: “ein (für mich) minderwertiges Stück Silizium ist“), dann machst Du eine Simulationsrechnung, mit welchem Programm auch immer, und dann schaue Dir die Ergebnisse an. Entgegen der Aussage eines gewissen Mike Engelhardt muß ich leider in Abrede stellen - zumindest bezogen auf JFET’s – „that I can rely on the simulated results with LTspice.“

7.) Für mich persönlich ist dann diese Debatte damit definitiv ein für alle mal beendet, soll heißen, bin an keinen weiteren Stellungnahmen interessiert und werde die dann auch nicht beantworten, okay?

P.S. Diese Antwort findest Du dann zu allen Deiner drei Stellungnahmen, okay?

 

[spicer]

Betr.:
3.) Es kann und darf ja letztlich jeder meinen was er möchte, nicht wahr? Dieses nennt man Meinungsfreiheit (Art. 5 GG der BRD, wie man das in der Schweiz handhabt weiß ich nichtda dieses ja eine schweizer Seite) und Toleranz.


Natürlich wird das in der Schweiz gross geschrieben (wenn nicht hier, wo dann sonst noch).


Bitte vertragt Euch (wieder)......wir wollen hier ja nicht privat Kriege posten sondern technisch informative Sachen

 

[Jh.Rivers]

Hallo Daniel,

Dir ein gesundes, glückliches neues Jahr nachträglich noch.
Ansonsten keine Bange, habe an garantiert einem überhaupt kein Interesse,
nämlich, an privatem Kleinkrieg. Verschwendung von Zeit und Energie.

Besten Gruß,
Michael

 

[hesener]

Hallo zusammen, mein erster post - spannend ;-)

Habe gerade dieses Thema gesehen, und da ich viel JFETs verwende, dachte ich mir das ist doch komisch.

Erstmal, JFETs haben starke parameter-schwankungen. der genannte J201 hat eine schwellspannung von -0.2V ... -1.5V, das ist natürlich enorm - vor allem in einer testschaltung in der gate und source verbunden sind, da schlägt der einfluss voll durch.

Ein blick ins datenblatt von Fairchild / OnSemi (da habe ich früher mal gearbeitet) zeigt dann das angehängte diagramm, aus dem zu entnehmen ist, dass bei VGS=0V ein Strom von über 20mA fliessen müsste, bei VDS=5V --> da ist das datenblatt offensichtlich grottenfalsch. es war früher üblich die datenblätter mit copy&paste zu machen, und die prüfung war leider nicht immer sehr sorgfältig. hab jetzt auf die schnelle mein datenbuch nicht gefunden, vielleicht ist da ein besseres diagramm drin.

viele dieser transistoren kommen vom gleichen basis-prozess und unterscheiden sich häufig nur durch die chip-grösse, damit kann man manchmal die diagramme durch skalieren hinbekommen, aber da muss ich noch genauer nachforschen.

Und wenn ich das simuliere, dann kommt der angehängte screenshot heraus - der übergang von linear auf sättigungs-bereich ist eigentlich gut. das ist ja auch ein übergang den man in den meisten schaltungen tunlichst vermeidet, von daher wird das also seltener gebraucht (ausnahmen bestätigen die regel!)

hoffe das ist hilfreich, gruss alfred

 

[Bernhard W]

Für den J201 (Ugs(offf) = -0,3...-1,5V) zeigt Faircihild gar keine Kurven.

In der Datentabelle zu Idss gibt Fairchild als Messbedingung an "Igs = 0".
Das ist Humbug, es muss Ugs = 0 lauten.
Und das ist bei den MMBFJ201, MMBFJ202 (onsemi, Ausgabe Rev. 4, Sep. 2022) immer noch falsch.

Bernhard

 

[hesener]

Hat ein bisschen gedauert, aber ich habs gefunden. Dieses Bild zeigt die Kurven für den J201, für ein Bauteil mit VTO=-1.8V. Passt irgendwo mit der Realität zusammen, finde ich.
Dieses Diagramm stammt aus der application note AN6609 von Fairchild (jetzt OnSemi), die die ganzen verschiedenen Bauteile vorstellt. Sehr sehr viele Teilenummern haben zwar unterschiedliche Bezeichnungen aber den gleichen Chip im Gehäuse, da passiert(e) ganz viel mit Selektion und Qualifikation.

 

[Bernhard W]

AN-6609 von Fairchild sieht aus wie das FET-Datenbuch der National Semiconductor Corp. (NSC), das aber nur die Seiten mit den diskreten Transistoren enthält.
Ich nehme an, die Fabs gehörten 1977 noch zu NSC.

Bei Elektronikbauteilen schaue ich meistens zuerst beim Originalhersteller nach, bei den Jnnn ist (war) das Siliconix.
NSC, Fairchild, Calogic, InterFET, Linear Systems und andere sind bei den Jnnn nachbauende Hersteller.

 

[hesener]

Ja, interessante historie. Insbesondere Fairchild (als Spinoff von NSC) hat - im Zuge der laufenden Fortentwicklung von ISO-Zertifizierungen, neuen Qualitätsanforderungen etc etc - die Charakterisierung dieser Bauteile nochmals deutlich über das Niveau von Siliconix gehoben, das weiss ich weil ich mit dem entsprechenden Kollegen direkt zusammengearbeitet habe (und für Ihn ein pico-ampere-meter für IGSS-messungen gebaut habe, aber das nur nebenbei ;-) ).
Ich finde es ja wichtig, zunächst das Bauteil (auch in seinen Fertigungsschwankungen) gut zu verstehen, um anschliessend überhaupt erst in der Lage sein zu können, ein brauchbares Datenblatt mit "typischen" Kurven machen zu können - von einem Simulationsmodell ganz zu schweigen. Eigentlich sind Datenblatt und Modell beides Repräsentanten von einem "golden device", von dem behauptet wird, es stehe für den grossteil der gelieferten bauteile......
Und genau deswegen sind Simulationen von Offset und Klirrfaktor in LTSpice (und anderen Simulatoren) immer mit viel Vorsicht zu geniessen, denn die realen Bauteile sind nicht identisch. Das betrifft v.a. differentielle Schaltungen, aber auch mehrstufige Schaltungen in denen die Verzerrung der ersten Stufe durch eine entgegengesetzte Verzerrung in der zweiten Stufe kompensiert werden soll (beliebt in Ausgangsstufen und Class-A-verstärkern).

 

[spicer]

Das Thema JFET kackt mich langsam an!
Hatte Kriege hier wegen denen. *
Überlege mir, das Ganze Jfet Zeug zu verbannen.

*
Es verabschiedeten sich gute Leute wegen dem. Ein Beispiel war @Jh.Rivers
Es gab Krieg hier.

PS:
Das darf doch nicht wahr sein! (?)