Jep. Das hab ich gefunden. Danke
gefunden LTspice Modell CD4033
- Ersteller spicer
- Erstellt am
Ihr seid auch gut drauf, da macht es besonders viel Spaß! 
Mit den Erkenntnissen beim Forschen und Probieren haben wir einen Weg gefunden, wie man das Modell eines digitalen getakteten Bauteils simulieren kann - auch wenn gerade niemand dieses spezielle Bauteil braucht.
Es gibt bestimmt noch das eine oder andere zu verbessern, um es noch näher an die Realität zu bringen. Aber bisher hat es noch niemand gezeigt, jedenfalls nicht auf deutsch.
Gerade habe ich Deine CD4033.sub angesehen. Was bedeuten denn die Zeilen mit den vielen Doppelpunkten?
Gruß, Frank
Mit den Erkenntnissen beim Forschen und Probieren haben wir einen Weg gefunden, wie man das Modell eines digitalen getakteten Bauteils simulieren kann - auch wenn gerade niemand dieses spezielle Bauteil braucht.
Es gibt bestimmt noch das eine oder andere zu verbessern, um es noch näher an die Realität zu bringen. Aber bisher hat es noch niemand gezeigt, jedenfalls nicht auf deutsch.
Gerade habe ich Deine CD4033.sub angesehen. Was bedeuten denn die Zeilen mit den vielen Doppelpunkten?
Gruß, Frank
Den CD4033 gab's nirgends bis jetzt für LT bzw Pspice..
Welche Zeilen meinst Du?
Diese ab subckt?
Wenn ja, die wurden automatisch generiert um den zuvor verwendeten CD4017 zu ersetzen.
PS:
Solche User wie Du und Udo braucht ein Forum unbedingt. Uns gibt's seit 2015 und die meisten User sind passiv.
Ohne aktive User dümpelt ein Forum nur vor sich hin.
Welche Zeilen meinst Du?
Diese ab subckt?
Code:
Bitte,
Anmelden
oder
Registrieren to view codes content!
Wenn ja, die wurden automatisch generiert um den zuvor verwendeten CD4017 zu ersetzen.
PS:
Solche User wie Du und Udo braucht ein Forum unbedingt. Uns gibt's seit 2015 und die meisten User sind passiv.
Ohne aktive User dümpelt ein Forum nur vor sich hin.
Zuletzt bearbeitet:
Zum Glück ist das bei digitalen Bauteilen nicht so wichtig. Da muss vorallem die Logik stimmen. Ich bin eher der digitale Typ. Analog ist teils ein Buch mit 7 Siegeln für mich
Grösstes Manko am Modell ist momentan noch, dass die Eingänge immer H Signal >= 3.6V, L Signal =< 3.4V unabhängig von VDD sind.
Ich frage mich aber, ob diese Korrektur überhaupt wen Wunder nimmt.
Ich bin schonmal stolz, dieses Modell so hingekriegt zu haben
Zuletzt bearbeitet:
Genau. Solche Zeilen habe ich innerhalb von SUBCKTs noch nicht gesehen. (extra gerade alle meine *.lib- und *.sub-Dateien durchsucht)
Wie generierst Du sie denn automatisch? Aus dieser asc-Datei? Da habe ich wohl was überlesen.
Ich bin schonmal stolz, dieses Modell so hingekriegt zu haben
Gruß, Frank
Zuletzt bearbeitet:
Danke! Ich hatte nur nach "Generate Extended Listing" gesucht. Der Autor schreibt allerdings "Generate Expanded Listing". Das fand ich auch bei der Suche, allerdings nur als Einstellung im Control Panel, deshalb suchte ich nicht weiter danach.
In der LTspice-Group findet man über Expanded Listing auch was: Re: Netlist generation
Ich nehme an, diese Expanded-Listing-Zeilen haben einen LTspice-Spezialsyntax. Aber wir wollen ja auch nicht die ganze Welt beglücken.
Die logische Seite steht ja jetzt. Die CD4033-Simulation ist IMO erst vollwertig, wenn das Bauteil auch das elektrische und zeitliche Verhalten aus dem Datenblatt hat. Die Simulation ist ja eine Vorstufe des Lötens, und wenn beim Aufbau unerwartete Eigenschaften - wie schwache Belastbarkeit der Ausgänge, niedrige Grenzfrequenz, Schwingungsneigung bei hochohmigen Eingängen, ... - auftreten, kippt beim Bastler die Stimmung. UND DAS WILL KEINER!
Das CD4033-Modell (in seiner Eigenschaft als Muster für künftige CMOS-Modelle) wäre noch flexibler, wenn die Angaben tripdt, td, vhigh usw. nicht in jeder Zeile direkt zugewiesen würden, sondern wenn wie bei den anderen Modellen Variablen benutzt würden, die in der SUBCKT-Zeile definiert sind, z.B. vdd2={vdd1} speed2={speed1}. Vorausgesetzt, dieser Syntax läßt es zu.
Gruß, Frank
In der LTspice-Group findet man über Expanded Listing auch was: Re: Netlist generation
Ich nehme an, diese Expanded-Listing-Zeilen haben einen LTspice-Spezialsyntax. Aber wir wollen ja auch nicht die ganze Welt beglücken.
Die logische Seite steht ja jetzt. Die CD4033-Simulation ist IMO erst vollwertig, wenn das Bauteil auch das elektrische und zeitliche Verhalten aus dem Datenblatt hat. Die Simulation ist ja eine Vorstufe des Lötens, und wenn beim Aufbau unerwartete Eigenschaften - wie schwache Belastbarkeit der Ausgänge, niedrige Grenzfrequenz, Schwingungsneigung bei hochohmigen Eingängen, ... - auftreten, kippt beim Bastler die Stimmung. UND DAS WILL KEINER!
Das CD4033-Modell (in seiner Eigenschaft als Muster für künftige CMOS-Modelle) wäre noch flexibler, wenn die Angaben tripdt, td, vhigh usw. nicht in jeder Zeile direkt zugewiesen würden, sondern wenn wie bei den anderen Modellen Variablen benutzt würden, die in der SUBCKT-Zeile definiert sind, z.B. vdd2={vdd1} speed2={speed1}. Vorausgesetzt, dieser Syntax läßt es zu.
Gruß, Frank
Das sollte zu bewerkstelligen sein.
Für den Praktiker sei noch erwähnt, dass die Eingangssignale <= VDD sein sollten. Im CD4033 selbst sind Schutzdioden eingebaut, im Sim-Modell nicht. (für Sim selbst ja auch nicht so relevant).
Wenn z.B. Vinput=12V VDD=5V ist, dann greifen die Schutzdioden und wollen die VDD erhöhen. Wenn die Last auf VDD-Seite "groß " und der Innenwiderstand der Eingangssignale "klein" ist, dann
kann der Baustein trotz Schutzdioden geschrottet werden. Das gilt allgemein und ist nicht auf den CD4033 beschränkt. Nur als Hinweis für die Freunde des Lötkolbens.
Gruß, Udo
Wenn z.B. Vinput=12V VDD=5V ist, dann greifen die Schutzdioden und wollen die VDD erhöhen. Wenn die Last auf VDD-Seite "groß " und der Innenwiderstand der Eingangssignale "klein" ist, dann
kann der Baustein trotz Schutzdioden geschrottet werden. Das gilt allgemein und ist nicht auf den CD4033 beschränkt. Nur als Hinweis für die Freunde des Lötkolbens.
Gruß, Udo
Das Expanded Listing ist eine sogenannte Flat Netlist, eine Netlist ohne SUBCKT-Hierarchie, in die LTspice die Schaltung vor jeder Simulation wandelt (siehe auch hier S. 95). Ich vermute, um Zeit bei der Simulation zu sparen.Ich nehme an, diese Expanded-Listing-Zeilen haben einen LTspice-Spezialsyntax. Aber wir wollen ja auch nicht die ganze Welt beglücken.
Gruß, Frank
